FPGA 如何构建灵活高效的 CNC 系统

• 1
  灵活高效的 CNC 系统由什么构成
• 2
  FPGA 运动控制的实际工作方式
• 3
  适用场景、限制与实际设计约束
• 4
  从原型到量产硬件
• 5
  FPGA 与 MCU 与外购控制器对比

灵活高效的 CNC 系统按时间要求划分任务，而不是按功能列表。轨迹规划、G 代码解析和用户界面放在软件中。脉冲生成、编码器计数、PWM 和限位开关处理放在绝不误期的硬件中。分界线才是关键：任何必须在几微秒内响应的任务都应放入逻辑。

FPGA 适合后半部分，因为其行为由配置定义，而不是由铜线定义。你可以在一个中等规模器件内接出 4 个独立编码器计数器、6 个脉冲发生器和 1 个 PWM 模块，下个月不改板就能重新接线。微控制器提供的是固定外设，你只能围绕供应商已交付的功能做适配。

这种差异体现在抖动上。200 MHz 内核上的软件脉冲发生器在中断迟到时会漂移几十纳秒。逻辑结构中的专用计数器只漂移一个时钟，在 200 MHz 下约 5 ns。在 5 mm 导程丝杠上，每个脉冲的位置误差低于 0.1 μm，因此高进给率下环路依然平稳。

实际收益不在于原始速度，而在于增加第四轴、对刀测头或第二主轴消耗的是逻辑单元，而不是一块新控制板。反复迭代原型的机床制造商最先感受到这一点，因为电气设计不再是瓶颈。

FPGA 不运行整台机床，它运行机床中不能等待的部分。软核或外部 CPU 计算轨迹，并在每个伺服周期（通常 100 μs 到 1 ms）把设定点写入寄存器映射。逻辑结构读取这些设定点并完成快速工作。

脉冲生成是一个相位累加器。CPU 写入速度字，累加器按与该字成正比的速率溢出，每次溢出翻转一个脉冲引脚。加速度体现为速度字上的斜坡。没有定时器中断，没有丢边沿，即使 CPU 忙于解析下一段 G 代码，脉冲串也保持均匀。

编码器反馈走相反方向。正交解码器对边沿计数，位置锁存器在索引脉冲上捕获计数值，比较器每个时钟将计数与软件限位比较。如果轴越过限位，故障输出在一个时钟周期内拉低，远早于软件能反应的时间。

轴间插补也可以放在逻辑结构中。Bresenham 或 DDA 模块读取两个设定点并产生协调脉冲，因此 2 轴圆弧不依赖 CPU 响应定时器的速度。正是这一部分把灵活高效的 CNC 系统与仅仅驱动电机的板卡区分开来。

寄存器映射就是契约。保持它小而文档化：速度、位置、使能、故障、状态。这样每次固件变更都局限在本地，机床集成商永远不必阅读 HDL。

当时间要求或 I/O 形态不寻常时，FPGA 才有用武之地。例如：4 轴或更多轴联动、编码器反馈高于 1 MHz、必须在微秒内触发的硬件故障联锁，或不同批次间轴数会变化的机床。如果这些都不适用，带良好定时器外设的 MCU 成本更低、交付更快。

代价是真实的。你需要能编写和验证 HDL 的人，或可信的供应商 IP 模块。布局布线会给每次变更增加一步。调试需要逻辑分析仪，而不只是调试器。第一块板预算多两到三周，第二块板则少得多。

时钟纪律比器件规模更重要。所有计数器共享一个 50 MHz 或 100 MHz 振荡器可保持各轴一致。混用时钟域而不加同步器会产生偶发的一计数误差，看起来像机械反向间隙，浪费数天调试时间。

安全是独立的一层。FPGA 可以在一个时钟内触发故障输出，但该输出仍须驱动具有自身认证路径的硬件停止电路。不要仅凭逻辑就宣称安全等级。在欧盟，机床停止功能按整体评判，而不是由请求停止的芯片决定。

散热和电源设计也会带来问题。FPGA 比小型 MCU 消耗更多电流，因此电柜需要气流和干净的 1.0 V 或 1.2 V 内核电源轨。瞬态响应差的廉价开关稳压器会导致随机配置错误，难以排查。

大多数团队从开发板开始，验证运动环路，然后制作定制 PCB。第一块板尽量贴近参考设计：同一器件系列、同一时钟源、同一上电时序。早期增加的每个偏差都是以后无法调试的变量。

机械方面，壳体和安装件应按与机床本身相同的公差等级加工。在振动下会变形的控制支架，会在日志中表现为编码器噪声。钜亮五金（GreatLight）用 6061-T6 铝加工此类原型，公差 ±0.005 mm，拥有 16 台五轴加工中心，最大加工尺寸 4,000 mm，可加工较大机架。

在投产前，按最终伺服速率运行闭环。如果 1 kHz 可行而 4 kHz 不可行，问题通常是时钟布线或输入未同步，而不是算法。在实验台上解决，不要留到现场。

把寄存器映射和故障行为记录在同一个文件里。下一位接触该设计的工程师两者都需要，而两者不一致是机床无故停机的最常见原因。